CARFIC在ADC芯片方向的研究论文被JSSC接收
近日，CARFIC在模数转换器（ADC）芯片研究成果被IEEE Journal of Solid-State Circuits（JSSC）接收。
IEEE固态电路期刊（JSSC）是国际集成电路领域最高级别期刊之一，旨在发布集成电路设计领域的最新技术进展和纪录性成果，代表着业内当前最高技术水平。
博士生过悦康是论文第一作者，金晶研究员为论文通讯作者。该项工作的完成人全部来自上海交通大学模拟射频集成电路设计中心实验室（CARFIC），体现了交大在核心芯片ADC设计领域具有国际一流水平。
该项研究重点解决了ADC在系统应用中面临的集成输入缓冲器时的设计挑战和性能瓶颈，揭示了ADC符号间串扰的产生机理以及对ADC精度的影响，提出了创新的动态电平移位技术与采样误差校正技术，提升了片上集成缓冲器的高性能ADC的线性度。
ADC芯片采用CMOS工艺流片验证，实现了截止论文投稿时文献报道的具有集成输入缓冲器的逐次逼近型ADC的最好优值指标。此外，该芯片在设计时通过多项数字辅助校准技术，提升了芯片在不同工艺、电压、温度下性能稳定性，并考虑了ESD保护等芯片实际使用时的可靠性问题，为进一步工程化应用奠定了良好基础。
Yuekang Guo, Jing Jin*, Xiaoming Liu, and Jianjun Zhou, “A 60MS/s 5MHz-BW Noise-Shaping SAR ADC with Integrated Input Buffer Achieving 84.2dB-SNDR and 97.3dB-SFDR Using Dynamic Level-Shifting and ISI-Error Correction”, IEEE Journal of Solid-State Circuits, DOI 10.1109/JSSC.2022.3185501